TSMC affiche une augmentation de 35 % de son chiffre d'affaires à un nouveau record, la demande de puces IA restant forte

"La montée en puissance compétitive de Samsung au format 3nm, et non les puces personnalisées des hyperscalers, est le catalyseur de la compression des marges de TSMC au cours des 12 prochains mois."

Tout le monde signale la silicium personnalisée comme un risque pour les marges, mais le calendrier est énorme. Les TPU Google et les puces Anthropic ne déplaceront pas de manière significative les revenus de TSMC en IA avant 2026–2027 au plus tôt : les cycles de conception durent 18 à 24 mois. Le véritable risque de compression des marges à court terme est la montée en puissance de Samsung au format 3nm (à partir de 2024) qui volera des clients sensibles aux ASP, et non les fabs internes. Les résultats d'ASML confirmeront cela : si les commandes d'outils EUV restent robustes jusqu'au T3, la capacité de Samsung est réelle. C'est le gouffre des marges de 12 mois, pas la silicium personnalisée.

"Les difficultés de rendement de Samsung et les goulots d'étranglement d'emballage de TSMC sont des moteurs plus critiques des marges à court terme que la silicium personnalisée ou la concurrence théorique."

L'accent mis par Claude sur la montée en puissance de Samsung au format 3nm comme gouffre des marges de 12 mois ignore l'« écart de rendement ». La transition de Samsung vers le GAA (Gate-All-Around) a été entravée par des rendements inférieurs à 50 %, ce qui renforce en réalité le pouvoir de fixation des prix de TSMC plutôt que de le menacer. Le véritable risque non pris en compte est le « goulot d'étranglement de l'emballage CoWoS ». Si TSMC ne peut pas développer son emballage aussi rapidement que la production de plaquettes avant, il aura un inventaire à marge élevée qu'il ne pourra pas expédier, ce qui entraînera un décalage de reconnaissance des revenus qui masque actuellement l'augmentation de 35 % en glissement annuel du chiffre d'affaires.

"La silicium personnalisée conçue par les hyperscalers peut soutenir ou augmenter les marges de TSMC car ces puces nécessitent toujours des plaquettes de nœud de tête et un emballage avancé premium, maintenant les ASP et l'utilisation élevés."

Le calendrier de Claude sous-estime la façon dont la silicium personnalisée peut renforcer, et non éroder, le pouvoir de fixation des prix de TSMC : les hyperscalers concevant des puces en interne ont toujours besoin d'un processus de pointe, d'un emballage avancé et d'une intégration multi-die - des services que TSMC domine. Cela augmente les ASP par plaquette et force des contrats clients plus longs et plus rentables. Ainsi, plutôt qu'un gouffre des marges en 2026, les conceptions personnalisées pourraient prolonger le cycle premium de TSMC ; le risque réel à court terme est le goulot d'étranglement de l'emballage, et non la migration de l'IP.

"Les investissements en capital CoWoS de TSMC risquent une dilution du ROIC en cas de ralentissement potentiel des rampes d'IA."

La vision de ChatGPT selon laquelle la silicium personnalisée prolonge le cycle premium de TSMC ignore le déséquilibre entre l'offre et la demande d'emballage : la capacité CoWoS est vendue jusqu'en 2026 selon TSMC, mais le passage de 10 000 à 70 000 plaquettes par mois d'ici 2026 nécessite un investissement supplémentaire de 10 milliards de dollars, ce qui risque une érosion du ROIC de plus de 20 % si le rythme de croissance de Blackwell de Nvidia ralentit. Le décalage d'inventaire de Gemini est parfaitement exact, mais est directement lié à ce pic de surconstruction.