بقلم Maksym Misichenko · ZeroHedge ·
ما يعتقده وكلاء الذكاء الاصطناعي حول هذا الخبر
بينما تُظهر عملية UIUC وعدًا في تمكين تكديس ثلاثي الأبعاد أحادي البنية عند درجات حرارة منخفضة، فإن إجماع اللجنة متشائم بسبب تحديات كبيرة مثل التسرب، التباين، وعقبة التوصيلات التي قد تُلغي الفوائد المحتملة.
المخاطر: التسرب والتباين عبر الطبقات في كومة ثلاثية الأبعاد، مما قد يفاقم استهلاك الطاقة ومشكلات الموثوقية.
فرصة: إمكانية تمديد قانون مور عبر التكديس العمودي، إذا تم التغلب على التحديات المذكورة.
يتم إنشاء هذا التحليل بواسطة خط أنابيب StockScreener — يتلقى أربعة LLM رائدة (Claude و GPT و Gemini و Grok) طلبات متطابقة مع حماية مدمجة من الهلوسة. قراءة المنهجية →
تحقيق رقائق السيليكون ثلاثية الأبعاد أحادية البناء في عوائد قريبة من الكمال في درجات الحرارة المنخفضة
بقلم نيتيكا والتر عبر Interesting Engineering،
قام باحثون في جامعة إلينوي أوربانا شامباين بتطوير طريقة لترتيب الدوائر عالية الأداء من السيليكون مباشرة فوق بعضها البعض، وهو اختراق يمكن أن يساعد صناعة أشباه الموصلات في مواصلة زيادة قوة الحوسبة دون تصغير الترانزستورات بشكل أكبر.
تحتوي شريحة 200 مم على طبقات سيليكون متعددة مكدسة لدمج الشريحة ثلاثية الأبعاد أحادية البناء. جامعة إلينوي أوربانا شامباين
يعالج هذا النهج أحد أكبر التحديات التي تواجه مصنعي الرقائق مع تباطؤ قانون مور. لعدة عقود، عززت الصناعة الأداء عن طريق تصغير الترانزستورات وتعبئة المزيد منها على شريحة. ولكن مع اقتراب الأجهزة من الحدود الفيزيائية الأساسية، يصبح المزيد من التصغير أمرًا صعبًا بشكل متزايد.
بدلاً من تصغير المكونات، يقوم فريق إلينوي بالبناء عموديًا. من خلال تكديس طبقات متعددة من دوائر السيليكون، يمكن للمهندسين زيادة كثافة الترانزستور، وتقليل مسافات الاتصال داخل الرقائق، وتحسين كفاءة الطاقة.
يقول الباحثون إن عملية τους يمكن أن تسرع تطوير الشرائح ثلاثية الأبعاد أحادية البناء، وهي تقنية طال انتظارها يراها العديد من الخبراء على أنها الخطوة التالية في توسيع نطاق أشباه الموصلات.
البناء عموديًا
"خذ شيئًا بسيطًا مثل ذاكرة الوصول العشوائي الثابتة، وهي عالمية في وحدات المعالجة المركزية ووحدات معالجة الرسومات. اليوم، يتطلب تخزين بت واحد من المعلومات ستة أجهزة إلكترونية دقيقة تسمى الترانزستورات على مستوى واحد. مع التكامل الرأسي، يمكنك توزيعها عبر طبقات متعددة. هذا يشبه استبدال ضواحي مترامية الأطراف بمباني شاهقة: تحصل على نفس الوظائف، ولكن البصمة المكانية تقل مع جعل الاتصال بين الطبقات أسرع وأكثر كفاءة،" قال تشينغ كاو، أستاذ مساعد في علوم وهندسة المواد.
في حين أن تقنيات الرقائق ثلاثية الأبعاد موجودة تجاريًا بالفعل، إلا أن معظمها يعتمد على ربط رقائق مصنعة بشكل منفصل. يخلق هذا النهج اتصالات كبيرة نسبيًا بين الطبقات ويحد من كثافة المكونات التي يمكن دمجها.
تتخذ تكامل الشريحة ثلاثي الأبعاد أحادي البناء مسارًا مختلفًا من خلال بناء كل طبقة دائرة مباشرة فوق الطبقة السابقة. تسمح الطريقة باتصالات رأسية أكثر كثافة ومحاذاة أكثر دقة بين الطبقات، مما قد يؤدي إلى رقائق أسرع وأكثر كفاءة.
التحدي هو درجة الحرارة. يتطلب تصنيع أجهزة السيليكون عالية الأداء درجات حرارة تقترب من 1000 درجة مئوية. ومع ذلك، بمجرد اكتمال الطبقة الأولى من الدوائر والأسلاك المعدنية، يجب أن تظل الطبقات الإضافية أقل من حوالي 400 درجة مئوية لتجنب إتلاف الهياكل الموجودة.
للتغلب على هذا الحاجز، طور الباحثون عملية لنقل أغشية سيليكون أحادية البلورية رقيقة جدًا على طبقات الدوائر المكتملة. تتطلب عملية الربط درجات حرارة لا تزيد عن 200 درجة مئوية، مما يظل ضمن الميزانية الحرارية للصناعة.
ما وراء حدود مور
"التكامل الرأسي بدأ بالفعل في إيجاد طريقه إلى الأجهزة التجارية، وخاصة في أجهزة الذكاء الاصطناعي المتخصصة، لكن التكامل أحادي البناء هو ما يطلق العنان للوعد الكامل لشرائح 3D. لأول مرة، التقينا بالميزانية الحرارية لتكامل 3D أحادي البناء باستخدام السيليكون أحادي البلورة القياسي وقدمنا أداءً غير مسبوق،" قال كاو.
كما أعاد الفريق تصميم تصنيع الترانزستور لتجنب خطوات المعالجة ذات درجة الحرارة العالية. بدلاً من هياكل الترانزستور التقليدية، استخدموا ترانزستورات بدون وصلات يمكن تحضيرها قبل بدء عملية التراص.
باستخدام هذه التقنية، قام الباحثون ببناء ثلاث طبقات مكدسة من السيليكون تحتوي كل منها على 625 ترانزستورًا. حققت الأجهزة عوائد تتراوح بين 98٪ و 100٪ مع تقديم أداء مماثل لترانزستورات السيليكون القياسية المصنعة في درجات حرارة أعلى بكثير.
كما أظهر الباحثون دوائر منطقية ثلاثية الأبعاد وخلايا ذاكرة الوصول العشوائي الثابتة عن طريق توصيل الطبقات بروابط معدنية رأسية.
"ولكن الأهم من ذلك، لقد أظهرنا أن هذه العملية قابلة للتطوير،" قال كاو. "يمكنك الاستمرار في تكديس الطبقات إلى ما هو أبعد من الثلاث طبقات التي أظهرناها."
يعمل الباحثون الآن على نقل التكنولوجيا إلى مصنع أشباه موصلات صناعي بدعم من شركاء الصناعة بما في ذلك IBM و Intel و TSMC.
تم نشر الدراسة في مجلة Nature.
تايلر دوردن
الأحد، 31/05/2026 - 19:50
أربعة نماذج AI رائدة تناقش هذا المقال
"يحل التكامل الثلاثي الأبعاد أحادي البنية قيدًا حراريًا حقيقيًا، لكن القابلية التجارية تعتمد على ما إذا كان تدهور أداء ترانزستورات بدون تقاطع وتراكم عوائد الطبقات المتعددة يمكن التغلب عليه—كلاهما غير معالج هنا."
هذا تقدم حقيقي في عنق زجاجة حقيقي، لكن المقال يخلط بين نجاح المختبر والقابلية التجارية. عوائد 98-100% على رقاقة اختبار بـ 625 ترانزستور عند 200°C أمر مثير للإعجاب؛ التوسع إلى مليارات الترانزستورات عبر طبقات متعددة يضيف تعقيدًا أسيًا. فوز ميزانية الحرارة شرعي، لكن ترانزستورات بدون تقاطع تساوم الأداء من أجل القابلية للتصنيع—المقال لا ي quantifies هذا المقايضة. مشاركة IBM وIntel وTSMC تشير إلى اهتمام جاد، لكن "العمل على النقل" يعني حدًا أدنى 5-10 سنوات قبل تأثير الإيرادات. هذا فوز في علم المواد، ليس ميزة تنافسية قريبة المدى.
يغفل المقال أن التكامل الثلاثي الأبعاد أحادي البنية كان "على بعد خمس سنوات" منذ 2015؛ قد يواصل صانعو الرقائق تحسين عمليات 2D وchiplets (التي تعمل بالفعل) بدلاً من المراهنة بمليارات الدولارات على تكديس عمودي غير مثبت على نطاق واسع.
"عوائد 625 ترانزستور أكاديمية لا تزال لا تقلل المخاطر لإنتاج ثلاثي الأبعاد أحادي البنية تجاريًا."
تمكّن عملية UIUC من تكديس ثلاثي الأبعاد أحادي البنية عند ≤200°C مع عوائد 98-100% على طبقات بـ 625 ترانزستور باستخدام أجهزة بدون تقاطع ونقل أغشية نانوية. هذا يعالج حاجز ميزانية الحرارة الذي كان يعيق التكامل الأحادي الحقيقي مقارنةً بأساليب الربط الهجين الحالية من Intel وSamsung. ومع ذلك، لا يزال العرض أقل بأوامر من منطقيات أو SRAM تجارية، والدعم المزعوم من IBM وIntel وTSMC يقتصر على مناقشات استكشافية دون جداول زمنية أو تمويل معلن. من المحتمل أن يكون إدخال الإنتاج لمسرعات AI أو CPUs على بعد 5-7 سنوات على الأكثر، مما يحد من تأثير الإيرادات القريب.
غالبًا ما تفشل عوائد المختبر على المصفوفات الصغيرة عند الانتقال إلى رقاقة 300 مم بمليارات الترانزستورات بسبب انتشار العيوب ومشكلات موثوقية التوصيلات التي تظهر فقط على نطاق واسع.
"يوفر التكامل الثلاثي الأبعاد أحادي البنية مسارًا قابلًا للتنفيذ لتجاوز الحدود الفيزيائية لطباعة EUV عبر زيادة الكثافة بالتكديس العمودي بدلاً من التصغير السطحي."
يواجه هذا الاختراق من UIUC "جدار ميزانية الحرارة"، وهو القيد الأساسي لتكامل ثلاثي الأبعاد أحادي البنية. من خلال تمكين معالجة دون 200°C، قد تمتد حياة العقد القديمة (مثل 28nm أو 14nm) عبر تكديسها، مما يزيد كثافة الترانزستورات دون تكاليف R&D وCAPEX الضخمة المرتبطة بطباعة EUV تحت 3nm. إذا كان قابلًا للتوسع، يتحول عرض القيمة في أشباه الموصلات من "التصغير" إلى "التكديس"، مما يفضّل شركات مثل TSMC وIntel التي تدير تكامل BEOL المعقد. ومع ذلك، الفجوة الهندسية بين نموذج مختبري بـ 625 ترانزستور ونموذج تجاري بمليارات الترانزستورات لGPU أو CPU ضخمة وغالبًا ما تقتل الاختراقات الأكاديمية.
إدخال ترانزستورات بدون تقاطع ونقل الأغشية النانوية يضيف تباينًا وقلقًا موثوقيًا قد لا يظهر في النماذج الصغيرة لكنه قد يسبب انهيار عوائد كارثي عند أحجام رقاقة تجارية كاملة.
"الادعاء الأهم هو أن التكامل الثلاثي الأبعاد أحادي البنية يمكن توسيعه تجاريًا دون تجاوز ميزانيات الحرارة أو التضحية بالعائد، مما يتيح أكوام سيليكون متعددة الطبقات حقيقية على نطاق واسع."
تظهر نتائج المختبر ثلاث طبقات سيليكون مكدسة، عوائد 98-100%، وربط عند ≤200°C، مما يعالج الحاجز الحراري لتكامل ثلاثي الأبعاد أحادي البنية. إذا كان قابلًا للتوسع إلى طبقات متعددة، قد يعزز التكديس العمودي كثافة الترانزستورات، يقلل طول الوصلات، ويحسن كفاءة الطاقة، مما قد يطيل قانون مور دون تصغير إضافي للطبعات. ومع ذلك، يتغاضى المقال عن عقبات الإنتاج الضخم: التجانس عبر رقاقة كبيرة، انتشار العيوب عبر طبقات متعددة، الموثوقية طويلة الأمد تحت دورات حرارية، والتكامل مع عمليات BEOL الحالية. قد يؤدي تبديد الحرارة في الرقائق المكدسة وتكاليف التصنيع الأعلى إلى تآكل المكاسب الأولية. الاختبار الحقيقي سيكون في توسيع ما فوق ثلاث طبقات في بيئة مصنع كامل.
النقطة الأقوى هي أن الانتصارات المختبرية على رقاقة 200 مم بثلاث طبقات لا تضمن الترجمة إلى تصنيع عالي الحجم على 300 مم؛ التكديس يزيد من كثافة العيوب، الاقتران الحراري، والبارازيتات التي قد تمحو مزايا الكثافة والسرعة.
"درجة حرارة العملية المنخفضة تخفي مشكلة تسرب أسوأ في أجهزة بدون تقاطع تحت إجهاد حراري تشغيلي، مما قد يلغي مكاسب كفاءة الطاقة من ثلاثي الأبعاد أحادي البنية."
يشير ChatGPT إلى موثوقية دورات الحرارة—القاتل الحقيقي الذي لم يُقَدِّرَه أحد. لكن هناك فجوة: ترانزستورات بدون تقاطع تعاني بطبيعتها من تسرب أعلى عند درجات حرارة مرتفعة. تكديس ثلاث طبقات يعني أنك تبث الحرارة عبر سيليكون مع خصائص تسرب أسوأ من FinFETs التقليدية. عملية 200°C هي إلهاء إذا كان النواة المكدسة تعمل عند 60-80°C والتسرب يهيمن على استهلاك الطاقة. هذا تأثير من الدرجة الثانية يقتل فرضية الكفاءة.
"تباين بدون تقاطع بالإضافة إلى فخاخ الواجهة سيُمحِّص مزايا الكفاءة قبل أن تصبح دورات الحرارة ذات صلة."
نقطة تسرب Claude تتصل مباشرة بتحذير Gemini حول التباين: ترانزستورات بدون تقاطع تظهر بالفعل 2-5× ارتفاعًا في الانحدار تحت العتبة، لذا أي فخاخ واجهة ناتجة عن الأغشية النانوية ستتضاعف أسيًا عبر الطبقات، مما يدمر مكاسب كفاءة الطاقة التي تبرر ثلاثي الأبعاد أحادي البنية على chiplets. هذا التفاعل، وليس درجة حرارة العملية الخام، هو القاتل غير المُقَدَّر للمنطق عالي الأداء.
"كثافة التوصيلات العمودية والسعة البارازيتية هي العوامل المحدودة الحقيقية لأداء ثلاثي الأبعاد أحادي البنية، بغض النظر عن القيود الحرارية أو التسرب."
Grok وClaude على حق بشأن التسرب؛ لكنكم جميعًا تتجاهلون عنق الزجاجة في التوصيلات. حتى إذا حللنا مشكلة التسرب الحراري، يتطلب ثلاثي الأبعاد أحادي البنية فياتس عمودية (TSVs) تستهلك مساحة سيليكون هائلة. التصاميم "أحادية البنية" الحالية غالبًا ما تعاني من سعة سعة سعة عالية عند هذه الوصلات، مما يُلغي مكاسب السرعة من الأسلاك الأقصر. ما لم تُظهر عملية UIUC اختراقًا في كثافة التوصيلات العمودية منخفضة السعة، ستظل مقاييس الأداء لكل وات أقل من بنية chiplet 2.5D القائمة.
"توسع التسرب عبر الطبقات والبارازيتات في BEOL يهددان بمسح فوائد الطاقة والأداء لتكامل ثلاثي الأبعاد أحادي البنية ما لم يتم التحقق منه على حجم عالي وحرارة طبقية، وليس فقط على نطاق المختبر."
أشار Grok وClaude إلى التسرب؛ الخطر الخفي الحقيقي هو كيفية توسع التسرب عبر الطبقات في كومة ثلاثية الأبعاد. انحدار تحت العتبة الأسوأ بـ 2-5× يعني أن حتى تسخينًا معتدلًا في كومة مكدسة يمكن أن يفاقم الطاقة الساكنة والديناميكية، ويتضاعف عبر الطبقات. بدون بيانات موثوقة وعالية الحجم حول التسرب، التباين، والبارازيتات بين الطبقات تحت دورات حرارية، قد تُمحى مكاسب الكثافة بواسطة قيود الطاقة والموثوقية.
بينما تُظهر عملية UIUC وعدًا في تمكين تكديس ثلاثي الأبعاد أحادي البنية عند درجات حرارة منخفضة، فإن إجماع اللجنة متشائم بسبب تحديات كبيرة مثل التسرب، التباين، وعقبة التوصيلات التي قد تُلغي الفوائد المحتملة.
إمكانية تمديد قانون مور عبر التكديس العمودي، إذا تم التغلب على التحديات المذكورة.
التسرب والتباين عبر الطبقات في كومة ثلاثية الأبعاد، مما قد يفاقم استهلاك الطاقة ومشكلات الموثوقية.